搜索资源列表
SIN_fashengqi
- 2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（
NIOS_new
- 基于Altera Cyclone系列FPGA的NIOS II开发板原理图，OrCAD格式
neek_alternate_sd_card_controller
- This SPI-mode SD Card controller is a free SOPC Builder component that can be used in any SOPC Builder system. The included example design runs on the Nios II Embedded Evaluation Kit, Cyclone III edition (NEEK).-This SPI-mode SD Card controller is a
080637
- 基于FPGA的VGA显示控制器的实现 VGA作为一种标准的显示接口得到广泛的应用。本论文依据VGA接口设计原理，采用VHDL语言以及Altera 公司的Cyclone系列FPGA进行VGA显示控制器的设计，最后给出了Ouartus II的仿真结果。-As a standard display interface，VGA has been widely used．According to the designing principle ofVGA interface， Use VttD
FullAdder
- 要求在Quartus II软件，利用VHDL完成层次式电路设计，电路中的元件可以用VHDL设计也可以用库元件连线构成再封装。借助EDA工具中的综合器，适配器，时序仿真器和编程器等工具进行相应处理。输入方法不限制。适配采用Cyclone系列的EP1C6Q240C8。要求综合出RTL电路，并进行仿真输入波形设计并分析电路输出波形。要求采用层次式结构设计。-Quartus II software requires the use of VHDL complete hierarchical circui
cyc2_cii5v1_01
- This section provides information for board layout designers to successfully layout their boards for Cyclone® II devices. It contains the required PCB layout guidelines, device pin tables, and package specifications.-This section provides
0710200134
- 本文介绍了一个多功能电子钟的设计方案。该方案具有计时、整点报时、校时、校分、闹钟等多项功能。此方案基于Altera 公司的 Cyclone 芯片及Quartus II 7.2 软件。整体设计采用自顶向下的设计思想，大量使用了器件模块化操作。本文对于研究数字钟及扩大其应用，有着非常现实的意义。-This paper describes a multi-clock design. The program has the time, the whole point of time, school ho
digitalelectricalclockdesignbasedonNIOSII
- ：以NiosⅡ Cyclone EPIC20F400C7开发板为硬件平 台，利用 Ouartus II、SOPC Builder和 NiosⅡIDE软件设计来实 现一个基于 SOPC的多功能数字电子钟-: The Nios Ⅱ Cyclone EPIC20F400C7 development board as the hardware platform, using Ouartus II, SOPC Builder and Nios Ⅱ IDE to implement a softwar
mltiply_machine
- verilog语言写的乘法器，每一步经过验证，毫发无损，拿出来与大家共享，在quartus II 上编程，仿真在cyclone 2上！！谢谢！-written multiplier verilog language, every step of the proven, intact, and show to share the quartus II on programming, simulation in cyclone 2 on! ! Thank you!
GreenTea_LCD
- 芯片： FPGA：cyclone ep2c35F484c8 液晶：ILT9325 320*240 彩屏液晶 功能：在fpga上嵌入一个sopc核，并用nios II 驱动彩屏液晶，实现各种功能！ -Chip: FPGA: cyclone ep2c35F484c8 LCD: ILT9325 320* 240 color LCD features: fpga embedded in a sopc in nuclear and color LCD with nios II drive t
my_test_rw_pack9
- 基于Verilog HDL的SDRAM控制器。 实验条件： 工具：Quartus II 6.0 ,SignalTap II FPGA：Altera Cyclone EP1C12Q240C8N SDRAM：HY57V283220T-6-SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclon
vhdl
- 《数字信号处理的FPGA实现（第三版）》作者：U.Meyer-Baese 的配套源码，基于quartus9.0用VHDL编写，使用的cyclone ii。其中包含FIR IIR FFT等算法的实现，对学习图像处理很有帮助。- FPGA digital signal processing (third edition) Author: U.Meyer-Baese The matching source, based on quartus9.0 prepared using VHDL, t
FPGA_exp2
- 调节数码管显示的文件，适用于CYCLONE II 开发板， 用VHDL语言编写，非常适合移植进数字钟中以实现调节时间的功能。 多模块设计简单明了。-Adjust digital display files for CYCLONE II development board, using VHDL language, it is very suitable for transplantation into digital clock to realize the function of regula
Computer-vision
- 使用D5M摄像头对Cyclone II FPGA进行色盲的计算机视觉应用-Computer vision application for color blindness using D5M camera on Cyclone II FPGA
DE2_TV_New_v2
- DE2官方板子程序，ALTERA官方代码，cyclone ii EP2C35F672C6N代码(DE2 official board procedures)
introtutorial
- An example to learn how to use Quartus II
machine
- Simple finite state machine on Altera Cyclone II
NIOS-II常用函数详解
- Nios II系列软核处理器是Altera的第二代FPGA嵌入式处理器，其性能超过200DMIPS，。Altera的Stratix 、Stratix GX、 Stratix II和 Cyclone系列FPGA全面支持Nios II处理器，以后推出的FPGA器件也将支持Nios II。(The Nios II family of soft core processors is the second generation of Altera's FPGA embedded processor tha
text seven
- VGA彩条信号显示器设计 设计并调试好一个VGA彩条信号发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera CycloneII系列的 EP2C5T144C8 FPGA。(A VGA color bar signal generator is designed and debugged, and an EDA experimental development system is used (the model of the experimental chip to be use